//顶层设计文件
module zl_2346_5(cp,Q,seg,codeout,d,ud,ld,clr,CO);
	input [3:0] d; //自定义初始数字
	input ud,ld,cp,clr;//ud:为1自增;为0自减;ld:置数信号;cp:时钟信号;clr:清零信号
	output [6:0] codeout;
	output [3:0] Q; 
	output CO;//进位信号
	output seg;  //彩灯是否点亮的输出标识
	
	zl_2346_5_1(ud,ld,cp,clr,d,Q,CO);
	zl_2346_5_2(codeout,Q,seg);
endmodule